Αθανασιάδης, Αθανάσιος Γ. (2017) Υλοποίηση πρωτοκόλλου σειριακού διαύλου επικοινωνίας σε VHDL για χρήση σε πλακέτα FPGA. Masters thesis, ΤΕΙ Δυτικής Μακεδονίας.
Created by Elidoc