Υλοποίηση πρωτοκόλλου σειριακού διαύλου επικοινωνίας σε VHDL για χρήση σε πλακέτα FPGA

Αθανασιάδης, Αθανάσιος Γ. (2017) Υλοποίηση πρωτοκόλλου σειριακού διαύλου επικοινωνίας σε VHDL για χρήση σε πλακέτα FPGA. Masters thesis, ΤΕΙ Δυτικής Μακεδονίας.

Text MTS2_2017.pdf Restricted to Registered users only Available under License Creative Commons Attribution Non-commercial No Derivatives. Download (4MB)

Abstract

Αντικείμενο της μεταπτυχιακής διατριβής αποτελεί η ανάπτυξη μιας εφαρμογής σε vhdl κώδικα η οποία θα εκτελεί τις λειτουργίες του πρωτοκόλλου USB 2. Η σχεδίαση και η υλοποίηση του πρωτοκόλλου USB 2 γίνεται με το εργαλείο της Xilinx χρησιμοποιώντας την Spartan-3 Starter Kit της Xilinx, που φέρει το FPGA Spartan-3, της Xilinx επίσης. Η μονάδα που θα κατασκευαστεί θα έχει μια διεπαφή προς οποιαδήποτε άλλη εφαρμογή μέσα στο FPGA. Θα υποστηρίζεται επιπλέον από προγράμματα προσομοίωσης της σωστής λειτουργιάς γνωστά και ως test bench. Η δυνατότητα που δίνεται μέσω προγράμματος αυτού, με τη χρήση των test bench, είναι η προσομοίωση μεταφοράς αρχείων από υπολογιστή σε μονάδες αποθήκευσης. Στα πλαίσια της εργασίας πραγματοποιείται μια ανάλυση των προδιαγραφών του Universal Serial Bus 2. Γίνεται παρουσίαση κάθε συνιστώσας του USB Host όπου αναλαμβάνει την παρακολούθηση,ρύθμιση και διαχείριση των συσκευών USB,παρέχοντας σημεία σύνδεσης των συσκευών σε αυτόν μέσω στου κεντρικού διακλαδωτή (Root Hub), καθώς και την διαχείριση και χρονοδροµολόγηση των αιτήσεων μεταφοράς δεδομένων. Γίνεται μια επισκόπηση της Λειτουργίας Πρωτόκολλου του διαύλου USB 2 αναλύοντας του τρόπους μετάδοσης δεδομένων καθώς και την επικοινωνία ροής του Host και των συσκευών. Στη συνέχεια γίνεται μια περιγραφή των πακέτων δηλαδή τα στοιχεία που διαβιβάζονται στην επικοινωνία USB. Αναλύεται το Περιβάλλον Ολοκληρωμένης Σύνθεσης(Xilinx ISE ) που είναι ένα εργαλείο λογισμικού που παράγεται από την εταιρεία Xilinx για τη σύνθεση και ανάλυση των σχεδίων HDL. Η ανάπτυξη του κώδικα έγινε με την VHDL που είναι μια γλώσσα περιγραφής υλικού. Τέλος γίνεται μια ανάλυση της αρχιτεκτονικής των FPGA και ειδικότερα της οικογένειας Spartan 3.

Item Type:	Thesis (Masters)
Corporate Creators:	Δόσης Μιχαήλ
Uncontrolled Keywords:	Universal Serial Bus 2.0, USB Host, Μεταφορά δεδομένων, Περιφερειακές συσκευές, Χρονοδροµολόγηση, Επικοινωνία, Δίαυλος, FPGA, Xilinx.
Subjects:	Δ > Δεδομένα - Συστήματα μετάδοσης Ε > Επικοινωνία Π > Πληροφορική - Τεχνολογία
Divisions:	Μεταπτυχιακές Διατριβές > ΠΜΣ Σύγχρονα Συστήματα Τηλεπικοινωνιών, Τεχνολογίες Διαδικτύου και Ασφάλεια Συστημάτων
Depositing User:	Προσωπικό Βιβλιοθήκης
Date Deposited:	10 May 2017 06:44
Last Modified:	26 Jan 2018 07:48
URI:	http://anaktisis.uowm.gr/id/eprint/8665

Ενέργειες (απαιτείται σύνδεση)

View Item